集微網訊息，據wikichip報道，臺積電在美國某技術會議上的論文警告，邏輯晶片仍然沿著歷史趨勢線擴充套件，而SRAM擴充套件似乎已經完全崩潰。對於未來的CPU、GPU和SoC來說，意味著由於SRAM單元區域微縮緩慢，它們可能會變得更加昂貴。

在今年8月，據外媒報道，臺積電N3E工藝良率超預期，N3ESRAM的良率明顯高於N3。緣於一份臺積電內部資料被洩露，資料顯示N3E工藝發展十分順利，良率表現突出，可提前約六個月投入生產。

wikichip指出，臺積電談到了3nm基礎版（N3B）節點以及3nm增強型（N3E）的部分資料。但這讓人們發現，8月時臺積電沒有明說的與N5相比，新技術的HD SRAM密度幾乎沒有任何變化，這可能意味著採用新一代3nm工藝的CPU、GPU成本更高，終端產品也會更貴。

著眼於未來，各行各業對快取SRAM的需求只會增加，而這就導致一時半會很難減少SRAM佔用的芯片面積，也無法實現與N5節點明顯的成本收益。現代CPU、GPU和SoC在處理大量資料時都將大量SRAM用於各種快取，因為直接從記憶體中獲取資料效率極低，尤其是對於各種人工智慧（AI）和機器學習（ML）工作負載而言。

可以考慮分解到更便宜的節點上的獨立晶片中，比如AMD在其3D V-Cache處理器中採取的方案。或者使用替代記憶體技術，如eDRAM或FeRAM作為快取。

無論如何，在3nm及以上使用基於FinFET的節點減緩SRAM縮放速度似乎是未來幾年晶片設計人員面臨的主要挑戰，而對各位而言可能出現的影響就是終端產品漲價，例如搭載A17晶片的蘋果iPhone 15 Pro系列。

（校對/趙月）