ADC（Analog Digital Converter），即模數轉換器。

電路有數字和模擬之分，訊號同樣也有。模擬即為連續，數字則是離散，這裡的連續和離散包括兩方面：一為取值離散/連續，一為時間離散/連續。我們知道計算機的資料是由0和1組成的數字訊號，而我們生活的世界是模擬的，我們眼睛看到的運動、氣味的擴散、聲音的傳播等都是連續的、模擬的。電腦要捕捉實際環境中的模擬訊號，而轉化成數字訊號，最後加工處理。這個過程把模擬訊號變成數字訊號，實現這個過程的器件即為ADC。

在應用中，我們通常見不到獨立的ADC晶片，多數都整合在處理器、平臺或者模組內。也因此，硬體工程師似乎對ADC的關注度似乎並沒有其他那麼高。但作為一個採集資訊的硬體電路，並不應該被我們所忽略。接下來幾篇，要具體的講一下ADC的原理、型別、引數以及應用。

一、訊號取樣與量化

之前提到過，模擬就是在時間和值上邊的連續訊號。圖1的系統曲線即為一段模擬訊號，橫座標t為時間，縱座標表示幅度。我們可以看到，這段曲線不論在時間上還是在取值上邊都是連續變化的模擬訊號。

圖1 系統曲線及取樣

我們知道，處理器處理的是離散訊號，因此就要對這段連續的模擬訊號進行取樣，在每一個固定的時間間隔ts內取點，讀取該點在該時刻的值，於是就形成了一組離散資料。這時，固定的時間間隔ts稱為取樣週期。把連續時間透過取樣週期分隔開的過程叫做取樣過程。透過取樣週期，把連續資料變成離散資料的過程，叫做訊號的量化。

圖1中，每間隔ts時間取到的線上的黑點，即為量化後該訊號的離散訊號。整個過程，則是模擬訊號轉為數字訊號的過程，即為A/D轉換。如此，ADC的結構圖大體可以總結如下：

圖2 ADC結構示意圖

不難發現，隨著取樣週期ts的不同，量化後的訊號則會不同。ts越小，即取樣頻率越高，則被取樣本越多，相應的訊號變形越小，越逼近於實際的模擬訊號。ts越大，取樣頻率越低，取樣樣本越少，就會出現重要資料的丟失。我們看一個例子：

圖3 取樣週期

如圖3，我們需要取樣的INPUT訊號為頻率為fa的正弦訊號，當我們選取取樣週期為1/fs時，可以得到一組量化的資料訊號。當我們把這組資料訊號進行連線表示出來後，則得到ALIASED的訊號。我們發現經過量化再現的訊號跟原來的模擬訊號比完全不同，出現了另外一種形式的訊號。

因此取樣週期的選取決定了訊號是否會失真。經典的奈奎斯特定律，又為夏農取樣定律被提出。簡單地說，要求取樣頻率至少是被採信號頻率（頻寬）的兩倍以上，否則就會出現資訊丟失。

二、ADC的型別

根據ADC轉換原理，可以分為並行比較型ADC、雙積分型ADC、逐次逼近型ADC以及∑-Δ型ADC。

具體分類下次繼續講，持續關注吧。