原創

晶片失效分析

半導體工程師

2022-01-21 09：54

收錄於話題

#積體電路

129

個

#晶片

330

個

#切割

1

個

#研磨

1

個

#制樣

1

個

自動金像研磨機購買申請報告

用途

積體電路晶片從最初的設計至量產投片，需要經歷一系列的過程，統稱為積體電路的量產過程。

大規模積體電路（VLSI）從最初設計到最終的交付使用者使用經歷漫長，其中包括前端電路及系統的模擬設計、設計功能的驗證、版圖的佈局設計，中期的工藝生產、晶片測試、封裝及測試，以及後期的成品功能測試、堅固性測試、可靠性考核和發現問題後的失效分析。其中可靠性考核和失效分析在現今大規模積體電路的整個研發流程中變得至關重要，特別是隨著對電子產品的穩定性要求越來越高，一些國際重大半導體廠商對產品的可靠性與失效分析更加關注，知名研究機構也將它作為研究熱點加以重視。現階段常見的可靠性考核包括HAST、THB、TC、TS、PC、ESD等，這些考核專案基本能對積體電路產品中晶片本身以及封裝工藝的一些缺陷進行暴露發現，接下來可以對暴露出的失效現象進行細緻的失效分析，常見的失效分析專案包括切片研磨、光鏡OM觀察、EMMI微光偵測，電鏡SEM觀察、元素成分EDX分析等，所有分析的基礎即為切片及研磨。

必要性

近些年積體電路工藝關鍵技術的重大進展，突破了摩爾定律，並且實現了量產，其中英特爾Intel已經實現9nm工藝的量產，5nm工藝也在加緊攻關中。3D立體MOS電晶體技術也獲得了重大關鍵技術突破。特徵尺寸的不斷減小不僅能夠節省晶片的面積，使得我們能夠獲得更小型便捷的電子產品，還能極大節省電子產品的功耗，從而能夠有效地降低半導體積體電路熱失效的的風險，從而理論上間接提升產品的可靠性。

隨著大規模積體電路工藝技術的不斷向前發展，特徵尺寸越來越小，不僅僅對設計水平、加工水平有了更高的要求，對後期的失效分析也提出了更高的要求。傳統的手工研磨由於要求高，精度差，受環境影響較強，導致慢慢被逐漸淘汰，限於物理上的約束，傳統的光鏡等分析技術對一些微小的結構觀察有很大的侷限性，一些新的失效分析技術隨之應運而生，並被不斷引進，例如微電路的失效點切挖拍照及修補就要利用到新型的分析技術——聚焦粒子束FIB技術，TEM觀測技術等，但是包含SEM掃描電鏡，FIB，TEM等觀測技術也需要前期制樣，金相裝置配備有先進的研磨控制系統，可實時指示研磨切削率及研磨切削量的精密研磨裝置，及可精確的控制研磨深度，解析度達到0。1微米。自動金像研磨機裝置研磨夾具種類眾多，可採用多種夾具，保證各種樣品研磨平整度具備調整樣品水平的獨特功能，可輕鬆實現在樣品鑲嵌不平時的主動調整水平，保證研磨質量金相研磨機便可以滿足這樣的要求。

技術指標

研磨轉速5-350圈每分鐘，具備雙千分尺，實時指示研磨切削率及切削量

壓力範圍：3- 50牛頓，可調可數值顯示1um精度。配備有先進的研磨控制系統，可精確的控制研磨深度，解析度優於0。1微米。

2。 裝置具備調整樣品水平的獨特功能，可輕鬆實現在樣品鑲嵌不平時的主動調整水平，保證研磨質量。

3。 裝置配置有多種適應不同產品型別的夾具，可對很多不同形狀的產品提供特有的夾持方法，這樣很多產品就可避免繁瑣的鑲嵌，而實現高品質的研磨。這點也是其他其他研磨機無法做到的。

4。 裝置具有預設功能，使用者可自由設定研磨時間以及設定研磨深度，當到達預定的時間或深度時，裝置會自動停止，可避免由於使用者不在現場而過度研磨。

5。 裝置還具有獨特的正轉/反轉，手臂搖擺等功能，配合使用者靈活的處理樣品，實現高質量的研磨。

文：儀準科技

，

半導體工程師

半導體經驗分享，半導體成果交流，半導體資訊釋出。半導體行業動態，半導體從業者職業規劃，晶片工程師成長曆程。