1. 相同容值電容的並聯：

多個相同的電容並聯後，阻抗曲線的整體形狀不變，仍保持為一個大“V”型，但是各個頻率點的阻抗整體下移減小。

2. 不同容值電容的並聯：

當並聯的電容容值不同時，由於每個電容的自諧振頻率點不同，不同頻段內，兩個電容的行為特徵存在差異。在f1與f2之間，0。47uF表現為感性，0。01uF表現為容性。並聯後阻抗會有什麼樣的特徵？

在f1的左側，兩個電容都表現為容性。在f2的右側，兩個電容都表現為感性。這兩個頻段內，由於兩個電容的行為特徵類似，並聯後的總阻抗曲線會保持原來的變化趨勢，數值上會比任意一個電容的稍小。

在f1和f2之間，兩個電容的並聯線路，在此頻率區間，就像是一個電感和一個電容並聯，構成了LC並聯諧振電路，會在某個頻率點發生並聯諧振。在諧振點，LC並聯電路的阻抗非常高。因此，在f1和f2之間，阻抗曲線出現並聯諧振峰 （出現點位於兩條阻抗曲線交叉點附近）。 並聯諧振峰也叫作反諧振點，可以理解為是由0。47uF的寄生電感和0。01uF的電容形成的。

並聯諧振峰是PDN網路設計中最重要的指標之一，諧振峰處很容易超過目標阻抗。

1. 容值差對諧振峰的影響

兩個並聯的電容，電容差值的大小直接影響到諧振峰的大小。三種電容的組合：

隨著電容差值的增大，並聯諧振峰也增大。

2. ESR對諧振峰的影響

在並聯諧振點附件，兩個電容並聯可以等效為下圖。為了觀察ESR的影響，我們假設兩個電容的ESR相同，都等於R。

並聯諧振點阻抗可表示為：

假設兩顆電容值分別為0。1uF， 1uF。 上圖中L=0。5nH， C=0。1uF。並聯諧振峰值Zp與R的關係為：

當ESR=70mohm時，Zp最小，ESR<70mohm時，隨著ESR減小，諧振峰值反而增大。

3. 安裝電感對諧振峰的影響

安裝電感不僅影響電容的自諧振頻率，在電容並聯時也會影響並聯諧振峰值的大小。安裝電感增加了電容的總電感大小。使阻抗在自諧振頻率點之後增加的更快。

安裝後總電感越大，並聯諧振峰值越大，而且並聯諧振頻率越低。一方面，由於並聯諧振峰值增大，要想滿足目標阻抗的要求，就需要更多的電容；另一方面，由於諧振點向低頻移動，為了高頻處也能滿足目標阻抗的要求，需要增加更多的小電容。（減小安裝電感的方法：體積大的電容用多個過孔並聯，使電源過孔和地過孔儘量靠近，電容儘量靠近晶片的供電引腳減小平面的分佈電感等）

VRM的簡化模型如下：

VRM的阻抗曲線：

從低頻到BW， VRM為低阻狀態，能夠滿足晶片瞬態的電流需求。但是在更高的頻率，VRM的阻抗以感抗為主導，導致電源不能滿足稍高頻瞬態的電流需求。

從負載端向PDN系統看進去，VRM和大容量的電容之間也是並聯關係，同樣會產生並聯諧振。（某個頻段，VRM表現為感性，CAP表現為容性，產生諧振）

假設VRM的內阻R=1mohm， L=20nH。 輸出電容為10顆330uF的電容，ESL=4nH。 ESR在1mohm-50mohm內，針對ESR進行掃描分析，得到並聯諧振峰和電容ESR的關係曲線。

可以看到，諧振峰隨ESR降低而增大。

下圖為VRM和電容並聯，用兩種ESR值得到的阻抗包絡線。