半導體技術持續更新迭代，MCU也要與時俱進。為了更好地迎接未來趨勢，有的廠商選擇從核心下手，比如，由Arm Cortex-M核心轉向RISC-V核心；也有選擇整合AI，透過在MCU中加入AI加速器，讓MCU更加智慧；還有一種就是本文將主要介紹的，整合新型儲存器。

MCU作為一款需要整合CPU、SRAM、非易失性儲存器，以及專用外設的晶片，最常見的儲存器形式主要包括了 eDRAM 、SRAM 易失性儲存器、快閃記憶體、EEPROM 非易失性儲存器，這其中整合式快閃記憶體是MCU的重要特徵。然而，隨著時間的推移，快閃記憶體卻逐漸開始成為制約MCU提高效能、降低功耗的瓶頸之一。一方面，快閃記憶體的製程難以擴充套件到40nm以下，而MCU卻已經開始向28nm邁進，並且這些儲存單元難以整合到非常複雜的高k金屬柵極技術中；另一方面，車載MCU中整合的快閃記憶體的可擦寫次數太少，隨著每個寫入和擦除週期，浮柵 NOR 單元中的隧道氧化物會退化並且洩漏會增加，從而加速快閃記憶體老化，使其不適合作為資料儲存器。

此外，雖然快閃記憶體的出現改變了過去ROM所帶來的擦除程式資料困難的問題，但嵌入式快閃記憶體仍需要較長的寫入時間，部分原因在於需要在寫入操作之前必須進行擦除操作，這樣就會導致執行速度比快閃記憶體高兩到三個數量級的主MCU必須等待儲存器訪問，而這些問題都有可能對MCU效能產生不利影響。

基於上述因素，越來越多的MCU大廠開始選擇在MCU中整合新型儲存器，比如相變儲存器（PCM）、磁RAM（MRAM）和阻變儲存器（RRAM）等，當然不同的大廠也有著他們不同的選擇…

極致低功耗，英飛凌 pick RRAM

MCU巨頭廠商英飛凌選擇了RRAM（ReRAM），就在11月25日，英飛凌宣佈與代工龍頭臺積電準備將臺積電的RAM非易失性儲存器 （NVM） 技術引入英飛凌的下一代 AURIX MCU中。

阻變儲存器，全稱為電阻式隨機存取儲存器，Resistive Random Access Memory，簡稱為ReRAM或RRAM。作為結構最簡單的儲存技術，RRAM透過改變電介質的電阻來工作，在電介質上施加恰到好處的電壓產生允許電流流動的細小導電絲，並能在高阻態和低阻態之間實現可逆轉換。

由於RRAM可以將DRAM的讀寫速度與SSD的非易失性結合於一身，因此其擁有了擦寫速度高、耐久性強、單個儲存單元能儲存多位資料的優勢。而它還有一個極為重要的優勢，就是功耗低，Rambus Labs高階副總裁Gary Bronner就曾強調，RRAM的功耗比快閃記憶體低得多，可能是下一代 MCU 的一個關鍵差異化因素。

此外，2016年《Application study： RRAM for Low-Power Microcontrollers》論文也曾指出，RRAM的一個可能應用領域就是MCU中所有易失性儲存器的備份儲存器。論文認為，在RRAM中儲存一位值所需的能量小於在快閃記憶體技術中儲存一位所需的能量。RRAM中的每個儲存單元都可以獨立於其他單元進行置位或復位，但在快閃記憶體中，就必須先擦除整個塊，從而增加了資料管理的工作量。此外，與快閃記憶體相比，RRAM儲存塊的設計不太複雜，高壓發生器不是必需的，並且具有雙柵極的電晶體的複雜結構由電晶體和修改的通孔代替。因此，RRAM儲存器似乎是低功耗微控制器的理想備份儲存器。

不同儲存器型別的位寫/讀能量消耗

圖源：《Application study： RRAM for Low-Power Microcontrollers》

該論文也得出結論稱，RRAM作為額外的儲存器，允許MCU快速進入非常深度的睡眠模式，從而可以完全關閉電源，將能量洩漏減少到零，並且儲存和恢復來自RRAM的資料所需時間和能量也很低，而少於一分鐘的睡眠時間甚至可以分別增加電池和感測器節點的壽命。

從目前技術來看，RRAM顯然有望“備胎轉正”，能做的不僅僅是MCU中的備份儲存器。此前有資料顯示，採用 65 nm工藝製造的 RRAM 將有助於減小晶片和記憶體尺寸，同時與快閃記憶體相比僅消耗 1/10 的功率，而此次英飛凌和臺積電要做的已經是向28nm邁進。據悉，英飛凌和臺積電在 RRAM NVM 技術方面合作了近十年，英飛凌官方訊息顯示，RRAM 技術為效能擴充套件、功耗降低和成本改善創造了巨大潛力，已經向基於臺積電 28nm eFlash 技術的主要客戶運送其 AURIX TC4x 系列樣品，首批基於 28nm RRAM 技術的樣品將於 2023 年底提供給客戶。從某種意義上來說，採用28nm工藝製造的RRAM或許會帶來從尺寸、功耗，到速度等多方面的驚喜。

據英飛凌透露，AURIX TC3x 已成為許多應用領域的首選汽車微控制器，而基於臺積電RRAM 技術的 AURIX TC4x 透過提高 ASIL-D 效能、人工智慧功能和最新的網路介面（包括 10Base T1S 乙太網和 CAN-XL）進一步擴大了這一成功，AURIX TC4x MCU將效能擴充套件與虛擬化、安全和網路功能的最新趨勢相結合，以支援下一代軟體定義的車輛和新的 E/E 架構，為在汽車領域引入 RRAM 奠定了基礎。

當然，除了低功耗，成本也是RRAM的優勢之一。《The future of RRAM ： From Embedded Application to In Memory Computing andB eyond》指出，28nm及以下的快閃記憶體會面臨需要額外增加9-12層掩膜版，導致成本升高，而RRAM由於採用簡單的記憶體單元結構與材料，因此只需多增加一層掩膜版，就能夠整合於現有的製造流程，進而可以實現更低的生產成本。

快速讀取和寫入，ST認準PCM

在新型儲存方面，意法半導體一直是微控制器嵌入式儲存器相變儲存器 （PCM） 的早期研究者，尤其是汽車應用。PCM全稱Phase-change RAM（相變儲存器），也可以為PCRAM，原理是透過改變溫度，讓相變材料在低電阻結晶（導電）狀態與高電阻非結晶（非導電）狀態間轉換。

PCM的基本機制是在 1960 年代由Stanford Robert Ovshinsky發明，使用鍺銻碲 （GST） 合金製成，並利用非晶態和結晶態之間材料物理特性的快速熱控變化，以低電壓進行讀寫，與快閃記憶體和其他嵌入式儲存器技術相比具有多項顯著優勢，比如擁有低延時、寫入效能/資料保留，壽命長，功耗低，密度高，抗輻照特性好、靈活的後端流程等諸多技術特點。

或許是效能過於優異，PCM率先登上了MCU的舞臺，據pc。watch報道，在28奈米世代以後的生產技術中，MCU廠家率先發布的eNVM技術就是ePCM。2018年，意法半導體宣佈，內建ePCM的28nm FD-SOI車用MCU技術架構和效能標準，開始提供主要客戶搭載ePCM的MCU樣片。

整合在 28nm FD-SOI 技術中的嵌入式 PCM 位單元的橫截面

圖源：意法半導體

訊息顯示，意法半導體是首家有能力整合這種非易失性儲存器與28nmFD-SOI技術，並研發高效能之低功耗汽車MCU的廠商。其實，意法半導體早在2000年就開始研究PCM，並與英特爾合作，2005年意法半導體和英特爾共同開發了90nm的PCM技術，2008年兩家公司合併了各自的分立儲存器業務，成立了 Numonyx NV 合資企業，隨後被美光（愛達荷州博伊西）收購。

曾有一篇文章分析了在eNVM各種技術中，為什麼PCM是最適合車載應用，主要原因還是在於PCM的可製造性和成本。比如，在汽車應用中，ePCM 儲存元件的整合比 28 nm 嵌入式快閃記憶體技術便宜得多；ePCM 提供了快速的讀取和寫入，縮短了工廠程式設計時間，降低了製造成本；允許模擬真正的 EEPROM 的單位元可更改性，顯著減少系統寫入時間；提供可與嵌入式快閃記憶體媲美的可靠性和耐用性優勢，允許進行更多寫入…

目前來看，意法半導體搭載ePCM的MCU就主要應用於汽車領域。在2018年時，意法半導體曾表示，ePCM解決方案可以克服汽車對容量更大的嵌入式儲存器的需求，其最高工作溫度可達+165℃，能夠確保在高溫迴流焊製程後其韌體／資料可完好儲存，並且抗輻射，為資料提供更多的安全保護。到了2021年8月，意法半導體開始向主要車商交貨其首批Stellar SR6系列車用MCU，計劃於2024年量產。其中，Stellar SR6 P和G兩個系列首批MCU配備高達20MB的PCM，確保讀寫效能優異，資料儲存期限長，同時符合AEC-Q100 0級汽車標準。

靈活使用記憶體，瑞薩選擇MRAM

在eNVM各種技術中，日本MCU大廠瑞薩選擇了MRAM。MRAM全稱Magnetic RAM（磁性儲存器），是一種基於隧穿磁阻效應的技術，擁有非易失，讀寫次數無限，寫入速度快、功耗低，和邏輯晶片整合度高等技術特點。

Objective Analysis首席分析師Jim Handy曾認為MRAM比快閃記憶體更能持久儲存資料，他表示，MRAM和其他新興非揮發性技術的特點之一在於程式設計人員能夠靈活地使用記憶體。工程師不再需要將程式程式碼限制在NOR的大小或限制資料只能在SRAM的大小，不僅簡化了設計，而且透過讓同樣基於MRAM的MCU用於多種應用中，可為某些客戶節省成本。

目前，主流的MRAM技術是STT-MRAM（自旋注入MRAM），作為MRAM的一種變體，其附近電子的自旋會影響 MTJ（ magnetic tunnel junction）的極性。與其他形式的 MRAM相比， STT-MRAM具有更低的功耗和進一步擴充套件的能力，雖然STT-MRAM具有與 DRAM和 SRAM相當的效能，比如即使切斷電源，資訊也不會丟失，而且和DRAM一樣可隨機存取；可擦寫次數超過1015次，和DRAM及SRAM相當，大大超出了快閃記憶體的105次等，但其似乎也能在10nm以下程序實現，IMEC在2018年IEEE IEDM 會議上就曾展示了在 5nm 技術節點引入 STT-MRAM 作為最後一級 （L3） 快取儲存器的可行性，因此很多人認為STT-MRAM會改變“儲存器（硬碟及NAND快閃記憶體）為非易失性、更高層級的記憶體（DRAM及SRAM）為易失性”的傳統計算機架構，有望成為領先的儲存技術。

瑞薩主攻的就是STT-MRAM，併為其不斷研發新技術。在去年年底的IEDM 2021上，瑞薩宣佈確認在 16 nm FinFET 邏輯工藝嵌入式 STT-MRAM 測試晶片上降低了功耗並提高了寫入操作速度。

瑞薩表示，MRAM 比快閃記憶體需要更少的寫入操作能量，因此特別適合資料更新頻繁的應用，但隨著對 MCU 資料處理能力的需求激增，改善效能和功耗之間權衡的需求也在增加，進一步降低功耗仍然是一個緊迫的問題。為了滿足這一需求，瑞薩為 MRAM 開發了兩種技術，分別是利用斜率脈衝的自終止寫入方案和同步寫入位數最佳化技術。最後，瑞薩在採用 16 奈米 FinFET 邏輯工藝的 20 Mbit 嵌入式 MRAM 儲存單元陣列測試晶片上進行的測量證實，上述兩種技術的組合可將寫入能量降低 72%，並將寫入脈衝應用時間縮短 50%。

嵌入式STT-MRAM晶片照片

圖源：瑞薩

而在今年6月的VLSI 研討會上，瑞薩再次宣佈已開發出用於STT-MRAM測試的電路技術使用 22 奈米工藝製造的具有快速讀寫操作的晶片。瑞薩表示，隨著物聯網和人工智慧技術的不斷進步，需要採用更精細的工藝節點來製造MCU，對於亞 22 奈米工藝，在生產線後端中製造的 MRAM 與在生產線前端中製造的快閃記憶體相比具有優勢，因為它與現有的 CMOS 邏輯工藝技術相容並且需要更少的額外掩膜版。

嵌入式STT-MRAM測試晶片

圖源：瑞薩

但瑞薩也指出，MRAM 的讀取餘量過小，會降低讀取速度，進而影響MCU的效能，因此需要進一步提高速度以縮短端點裝置所需的無線 （OTA） 更新的系統停機時間，為此瑞薩開發了採用高精度靈敏放大電路的快速讀取技術和同步寫入位數最佳化和縮短模式轉換時間的快速寫入技術，經驗證，在測試晶片上實現 5。9 ns 隨機讀取訪問和 5。8 MB/s 寫入吞吐量。瑞薩認為，這些新技術有可能顯著提高記憶體訪問速度超過 100 MHz，從而實現具有更高效能的整合嵌入式 MRAM 的MCU。

值得一提的是，不同於英飛凌和意法半導體應用於汽車電子，從瑞薩官方訊息來看，目前其整合STT-MRAM技術的MCU主要應用在物聯網領域，至於未來是否會轉向汽車領域，我們拭目以待。

新興儲存，誰會是未來選擇

那麼，在眾多新興儲存技術中，誰會成為未來選擇？目前來看，PCM肯定走在了最前頭，畢竟整合PCM的MCU樣品已出貨，量產時間也指日可待，但需要注意的是，PCM並不是一個十全十美的選擇，它也有著一定的侷限性。

一是，PCM RESET後的冷卻過程需要高熱導率，會帶來更高功耗，且由於其儲存原理是利用溫度實現相變材料的阻值變化，所以對溫度十分敏感，無法用在寬溫場景。

二是，為了使相變材料相容CMOS工藝，PCM必須採取多層結構，因此儲存密度過低，在容量上無法替代NAND Flash。

三是，由於PCM典型的鍺、銻、碲元素比例為2：2：5，熔點相對較低，或許會存在預程式設計的儲存器在焊接到印刷電路板上時可能被擦除的問題，雖然系統程式設計可以解決這個溫度限制問題，但它也會影響在高溫下10 年的保留能力。

其實，被大家所熟知的英特爾3D XPoint記憶體技術就是PCM的一種，由於所需要的掩膜版過多導致成本升高，並且製造難度也十分困難等原因，雖然這項技術在非易失儲存器領域實現了革命性突破，但也沒逃過落魄的命運。

另一邊，MRAM雖然效能較好，但臨界電流密度和功耗仍需進一步降低。目前MRAM的儲存單元尺寸仍較大且不支援堆疊，工藝較為複雜，大規模製造難以保證均一性，儲存容量和良率爬坡緩慢。

雖然上述說到，IMEC曾在2018年IEEE IEDM 會議上展示了在 5nm 技術節點引入 STT-MRAM 作為最後一級 （L3） 快取儲存器的可行性，但其實這項技術也被證明不足以將操作擴充套件到更快、更低級別的快取 （L1/L2）。一方面，與SRAM相比，STT-MRAM寫入過程仍然相對低效且耗時，對切換速度（不快於5ns）構成了固有限制。另一方面，速度增益將需要增加流過 MTJ 的電流，從而流過薄的電介質屏障，因此每一次的讀寫都會造成絕緣層的小破壞，久而久之也會降低裝置的耐用性，顯然對於需要亞納秒切換速度的L1/L2 快取操作來說，STT-MRAM並不是一個良配。

至於RRAM，它的缺點也很明顯，最大的缺點就是嚴重的器件級變化性。器件級變化性直接關乎晶片的可靠性，但由於RRAM器件狀態的轉變需要透過給兩端電極施加電壓來控制氧離子在電場驅動下的漂移和在熱驅動下的擴散兩方面的運動，使得導電絲的三維形貌難以調控，再加上噪聲的影響，因此容易造成器件級變化性。

此外，雖然RRAM陣列擁有兩種機構，但是1T1R結構的RRAM總芯片面積取決於電晶體佔用的面積，因此儲存密度較低；而Crossbar結構的RRAM雖然儲存密度較高，但存在互連線上的電壓降和潛行電流路徑，造成讀寫效能下降，能耗上升以及寫干擾等問題。

總而言之，每種儲存技術都各有優缺點，並沒有完美的存在。MCU廠商如何進行取捨？如何儘可能針對弱項研發出新技術？又如何針對新興技術研發出所需的新裝置、新材料？這些都是不容忽視、且需要考慮的問題，但有一點可以確認，那就是哪怕是MCU廠商，也必須密切關注新興儲存技術的發展狀況和態勢，否則將會被競爭者拋在身後。